関根　優年 (Masatoshi SEKINE)


　
東京農工大学 名誉教授
一般財団法人ファジィシステム研究所 特別研究員
博士（工学）

sekinem[at]cc.tuat.ac.jp

学歴

昭和49年3月東京工業大学理学部物理学科卒業
昭和51年3月東京大学大学院理学系物理学専攻　修士課程修了　(理学修士)
平成10年3月東京大学大学院工学系　博士（工学）

職歴

昭和51年4月東芝総合研究所，ＩＣ研究所 研究員
昭和55年4月半導体技術研究所
昭和58年4月ＵＬＳＩ研究所テーマ・リーダー
昭和61年4月ＵＬＳＩ研究 グループ・リーダー
平成 4年2月カリフォルニア州立大学バークレ校EECS（Brayton教授）へ客員研究員として１年半留学。
平成 5年9月ＵＬＳＩ研究所 研究第一部 機能設計ＣＡＤグループ・リーダーに復職．
平成 7年4月ＵＬＳＩ研究所 研究第一部 研究主幹
平成 8年4月東芝R&Dセンター　先端半導体デバイス研究所 第一研究担当 研究主幹
東芝マイクロエレクトロニクス研究所　システムLSI技術研究所 開発主幹 兼務
平成11年6月東京農工大学工学部　電気電子工学科教授
平成13年11月東京農工大学大学院工学研究科　電気電子工学専攻　博士前期課程　M合教授
平成27年3月東京農工大学を定年退職
現在 一般財団法人ファジィシステム研究所　特別研究員

学会及び社会における活動等

　　
平成2年−平成4年ＵＤＬ／Ｉ委員会・専門委員
平成6年−平成7年31st and 32nd Design　Automation Conference　プログラム委員
平成6年−平成9年ＡＰＣーＨＤＬ　プログラム委員
平成7年ＡＳＰーＤＡＣ　プログラム委員
平成7年ＡＳＹＮＣ'９６　プログラム委員；非同期回路
平成7年−平成10年ＩＥＣ９３／ＷＧ２ハードウェア設計記述言語・国内専門委員会・専門委員
平成9年COOL CHIPS準備委員会委員
平成10年半導体産業研究所 ＶＣＤＳ概念検討委員会 委員
平成10年集積化エレクトロニクスと新しいシステムパラダイム小特集号（英文論文誌Ｃ）編集委員会 委員
平成10−14年COOL CHIPS組織委員会委員
平成15−16年新エネルギー・産業技術綜合開発機構　NEDO技術委員

業績リスト

[主な著書・論文等]
  1. “A Multidimensional Configurable Processor Array-Vovalise,”共著、IEICE　Trans. On Information and System, Vol.E98-D,No.2, Feb.2015
  2. “Self-Learning of Feature Regions for Image Recognition,”共著、Journal of Computer Sciences and Applications. 2015, 3(1), 1-10
  3. “Hardware/Software Complex System Model for Brain Process by Configurable Circuits,” 共著、Int. Journal on Computing, Vol3, No.1, pp.1-7, 2013
  4. “画像／音声認識・音声合成・並列演算・画像通信における論理回路による実装”,　共著、電子情報通信学会誌Vol.96 No.2 pp.105-110 2013 年2 月
  5. “進化技術ハンドブック”（ISBN978-4-7649-0418-7 ）,共著、18.4、2011年11月
  6. インターネットブースター: ネットワーク配信可能なhw/sw複合体を用いたWEBアプリケーション”、共著、電子情報通信学会論文誌D、vol.J93-D, no.10, pp.2139-2147、2010年10月
  7. “hw/sw複合によるカラーステレオマッチングを用いた対象物追跡アプリケーション”,共著、電子情報通信学会論文誌D,J91-D/No.1, 101-109, 2008/01
  8. “AND素子の負入力でパルス半否定演算を実現したパルス論理”,単著、電子情報通信学会論文誌,　J89-D/No.3, pp.414-421,2006/03
  9. “Detecting chaotic structures in noisy pulse trains based on interspike interval reconstruction”、共著、Biological Cybernetics、92/5, 333-338、2005
  10. “Synchronized firings in the networks of class 1 excitable neurons with excitatory and inhibitory connections and their dependences on the forms of interactions”共著、Neural Computation、17/6, 1315-1338、 2005/06
  11. “An analysis of globally connected active rotators with excitatory and initiatory connections having different time constants using the nonlinear Fokker-Plank equations”、共著、IEEE Trans on Neural Networks,15/5, 1009-1017, 2004/05
  12. “Hardware Object Model and Its Application of the Image Processing,”共著、IEICE Tran. On Fundamentals, Vol.E87-A, N0.3, pp.547-558, March 2004
  13. “多重照合による顔領域の特定”,共著、電子情報通信学会論文誌A、Vol.J86-A No.9 pp.969-973, 2003年9月
  14. “Analysis of globally connected active rotators with excitatory and inhibitory connections using the Fokker-Plank equation,”共著、Physical Review E67,031916(2003)
  15. “Array-Enhanced Coherence Resonance in the Diffusively Coupled Active Rotators and Its Analysis with the Nonlinear Fokker-Planck Equation,”共著、IEICE trans. On Fundamentals, vol.E-86-A, No.9, 2197-2202, Sept. 2003
  16. “主要構造を核にして部品割り当てを最適化する高位合成”、共著、情報通信学会論文誌A, Vo. J81-A No.8 pp1160-1174, 1998年8月
  17. “A wavelet view for unifying Boolean discrete functions and neural nets through Haar transform,” 単著、 情報通信学会論文誌　ＥＣ分冊　７月号　1997
  18. ”機能設計支援システムのHDL記述文に基づくデータ構造による統合化”、共著、 電子情報通信学会論文誌A、Vol74-A No.2 pp.256-276 1991年2月
  19. "Structural Silicon Compilation in the VLSI-CAD System,"共著、International Journal of Computer Aided VLSI Design 1, 261-279(1989)
    他　３件
[著書]
  1. 電気学会進化技術応用調査専門委員会編 進化技術ハンドブック第II巻 応用編：情報・通信システムFPGAによる遺伝的アルゴリズムのハードウェア実装　(株) 近代科学 18.4節, 2011/11公開
  2. hw/sw複合による対象物追跡アプリケーションの実装　日本工業出版, 画像ラボ2008.5，25-32, 2008/05公開
[原著論文（学術雑誌）]
  1. Rough-winner-take-all for Hardware Oriented Vector Quantization Algorithm、IEICE Electronics Express、8/11, 773-779,　2011/07
  2. インターネットブースター: ネットワーク配信可能なhw/sw複合体を用いたWEBアプリケーション、電子情報通信学会論文誌 D　vol.93-D/No.10, pp2139-2147　2010/10
  3. A Dynamically Reconfigurable Platform for Self-Organizing Neural Network Hardware、ICONIP 2010, Part II, Lecture Note in Computer Science、6444, pp.439-446、2010/01
  4. hw/sw複合によるカラーステレオマッチングを用いた対象物追跡アプリケーション、　電子情報通信学会論文誌、D J91-D/No.1, 101-109、2008/01
  5. AND素子の負入力でパルス半否定演算を実現したパルス論理、電子情報通信学会論文誌、D J89-D/No.3, pp.414-421、2006/03
  6. Detecting chaotic structures in noisy pulse trains based on interspike interval reconstruction、 Biological Cybernetics、92/5, 333-338、2005
  7. Synchronized firings in the networks of class 1 excitable neurons with excitatory and inhibitory connections and their dependences on the forms of interactions, Neural Computation,　17/6, 1315-1338、2005/06
  8. Blowout bifurcation and on-off intermittency in a pulse neural network with two modules、International Symposium on Oscillation, Chaos and Network Dynamics in Nonlinear Science、45、2004
  9. ソフト化したハードウェア・オブジェクトで動的に変化する即変型汎用システム,イノベーションジャパン2004、CP/6、2004/09
  10. An analysis of globally connected active rotators with excitatory and initiatory connections having different time constants using the nonlinear Fokker-Plank equations，IEEE Trans on Neural Networks，15/5, 1009-1017，2004/05
  11. ＨｗＯｂｊｅｃｔを用いた実時間画像処理システム，電子情報通信学会研究技術報告 (コンピュータシステム〔CPSY〕)，103/736, 25-30，2004/03
  12. Sw・Hw混載システムを用いたパルスニューラルネットワークのハードウェア化，電子情報通信学会研究技術報告 (NC)，103/732, 135-140，2004/03
  13. 自己組織化マップの Wavelet 変換によるスケール画像の普遍性， 電子情報通信学会研究技術報告 (NC)，103/732, 53-58，2004/03
  14. Hardware Object Model and Its Application to the Image Processing, EICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences，E87-A/3, 547-558，2004/03
  15. ウェーブレット変換を用いたリアルタイム追跡回路，情報処理学会研究報告(コンピュータビジョンとイメージメディア[CVIM]), vol.2003, no.2, pp.131-138, 2003，2003/12
  16. HwObjectを用いたロボット向けリアルタイム画像認識システム， 第7回システムLSIワークショップ予稿集，235-238，2003/11
  17. 自己組織化マップによる多重解像度マップのクラスタ関係の解析， 日本神経回路学会　第１３回　講演論文集，2003/09
  18. 多重照合による顔領域の特定，電子情報通信学会論文誌Ａ,vol.J81-A,/No.8　2003/09
  19. Array-enhanced coherence resonance in the diffusively coupled active rotators and its analysis with the nonlinear Fokker-Planck equation，IEICE Transactions on Fundamentals, Sept., 2003，2003/09
  20. Hardware Objects of the circuits for Robotics，IEEE International Symposium on Computational Intelligence in Robotics and Automation, SP-II-1,/July 2003 2003/07
  21. Analysis of globally　connected active rotators with excitatory and inhibitory connections using the Fokker- Planck equation. Physical Review E, vol.67(2003)031916,2003/06
  22. 異なる時定数を持つ興奮性/抑制性集団からなる active rotator 結合系における振動・同期・カオス, 電子情報通信学会研究技術報告 Vol.102, No.729, (NC2002-145), pp.71-76 (2003). 2003/03
  23. 異なる時定数を持つ興奮性/抑制性集団からなる active rotator 結合系の非線形 Fokker-Planck 方程式を用いた解析, 日本物理学会講演概要集, 第 58 巻第 1 号 (第 58 回年次大会) 第 2 分冊 (2003) p. 265. 2003/03
  24. テンプレート・マッチングにおける主要成分分布の解析, 映像情報メディア学会技術報告（ヒューマンインフォメーション）, Vol.27, No.22, pp.13-16, 2003, 2003/02
  25. ウェーブレット変換を用いた音素マッチング処理, 電子情報通信学会技術研究報告(音声[SP]), vol.102, No.529, pp.123-128, 2002, 2002/12
  26. CIP法によるシュレディンガー，ディラック方程式の数値解法, JSME15th Computational Mechanics Conference, 2002/11
  27. HW/Sｗ混載システムにおけるHwObjectモデルとその制御方法, 情報科学技術フォーラム一般講演論文集第１分冊F!T2002,C-3，pp.193-194, 2002/09
  28. 興奮性/抑制性結合を含む全結合 active rotator 系における振動・同期・カオス, 日本神経回路学会 第 12 回全国大会 講演論文概要集 (2002) p.45,2002/09
  29. 相対論的原子構造における非直交基底による行列要素計算コードの開発, 日本物理学会講演概要集, 第 57 巻第 2 号 (第 57 回秋期大会) 第 2 分冊 (2002) 7aWF-8.2002/09
  30. 興奮性/抑制性結合を含む全結合 active rotator 系の非線形 Fokker-Planck 方程式を用いた解析, 日本物理学会講演概要集, 第 57 巻第 2 号 (第 57 回秋期大会) 第 2 分冊 (2002) p.241. 2002/09
  31. 部分選択的に画像変換を行うHaar-Wavelet変換チップ, 画像の認識・理解シンポジウム(MIRU2002)論文集,2002/07
  32. 仮想回路をカプセル化したHwObjectを実行するHwModule, 第15回回路とシステム軽井沢ワークショップpp423-428, 2002/04
  33. ノイズの影響下における局所結合興奮系素子の同期とパルス伝播, 日本物理学会講演概要集, 第 57 巻第 1 号 (第 57 回年次大会) 第 2 分冊 (2002) p. 289, 2002/03
  34. 動的再構成可能なHW/SW混載システムのFPGAによるPCIインターフェース, 情報処理学会研究報告(システムLSI設計技術[SLDM]) Vol.101 pp.85-90, 2002/01
  35. ウェーブレット変換の多重解像度表現を利用した画像認識システム, 信学技報（ITS）, Vol.101, pp.71-76, 2002, 2002/01
  36. 部分選択的に画像変換を行うHaar-Wavelet変換チップ, 第5回システムLSIワークショップ予稿集,pp.235-238, 2001/11
  37. 部分選択的に画像解析を行うHaar-Wavelet変換回路, 信学技報 (デジタル信号処理) Vol.101, No.384，pp. 97-104, 2001/10
  38. ノイズの影響下における興奮系素子の同期と信号伝播, 日本物理学会講演概要集, 第 56 巻第 2 号 (2001 年秋季大会) 第 2 分冊 (2001) p. 228. 2001/09
  39. 主要構造を核にして部品割り当てを最適化する高位合成, 電子情報通信学会論文誌Ａ, vol.J81-A, No.8, 1998/08
  40. システム設計の自動化における合成技術と可塑システムへの応用, 東京大学(学位論文), 1998/03
  41. Decision Diagram Based Techniques for The Haar Wavelet Transform, 1st International Conf. on Inform., Comm. And Signal processing ，(invited paper), pp59-63,Singapore, 1997/09
  42. A Wavelet View for Unifying Boolean Discrete Functions and Neural Nets through Haar Transform, IEICE Trans. On Electronics VOL.E80-C, NO.7, 1997/07
  43. Synthesis by Spectral Translation Using Boolean Decision Diagrams, Proc.of 33rd Design　 Automation　 Conference pp248-256, 1996/06
  44. Search Space Reduction in High Level Synthesis by Use of an Initial Circuit, Proc.of ASP-DAC’95, p471-477, 1995/08
  45. The Synthesis of Combinational Logic from Sequentially Described Specifications, APCHDL94, pp127-134, 1994/10
  46. A new approach for the synthesis of FSM’s from control-flow graphs, Memorandum Electronics Research Laboratory UC Berkeley, No. UCB/ERL, M93/59, pp1-13, 1993/07
  47. FUNTASSI: Functional Test Generation Assistance, Proc. of IEEE 1993 Custom Integrated Circuits Conf., pp26.3.1-26.3.4, 1993/05
  48. A MULTI-REPRESENTATIONAL DESIGN DATA CAPTURE SYSTEM, Proc. of IEEE 1993 Custom Integrated Circuits Conf., pp13.2.1-13.2.4, 1993/05
  49. ニューラルネットワークを応用した論理最適化システム, 情報処理学会 第46回（平成５年前期）全国大会，９M-4，pp(6−131)- (6-132), 1993/03
  50. Functional Design using Mixed-Level Simulator mega-FAL and Logic Synthesizer FALSYN, SASIMI92， pp324-333, 1992/09
  51. FALcyber：オブジェクト指向のマルチメディア機能設計支援システム, 第5回回路とシステム軽井沢ワークショップ, pp255-260, 1992/04
  52. 高位合成プロトタイプの開発とその評価, VLD91-138, pp75-80, 1992/03
  53. ARENA, A Rule Evaluating Neural Assistant that Performs Rule-based Logic Optimization, International Joint Conf. on Neural Networks 91， pp.678-683,1991/11
  54. Incremental Timing Optimization during Multiple Stages of Logic Synthesis, Fourth Annual IEEE International ASIC Conference & Exhibit: ASIC'91, P13-1.1-P13-1.4, 1991/09
  55. 有意論理回路へのリー代数の適用, 第4回回路とシステム軽井沢ワークショップ, pp313-318, 1991/04
  56. 機能設計支援システムのＨＤＬ記述文に基づくデータ構造による統合化, 電子情報通信学会誌， Vol. A 74-A No.2, pp.256-276, 1991/02
  57. 機能シミュレータＦＡＬによるＶＨＤＬシミュレーションの実現, 1990年 電子情報通信学会　春期全国大会，A-114, P. 1-114, 1990
  58. A MIXED LEVEL SIMULATOR mega-FAL WITH NOVEL DATA STRUCTURE ORIENTED TO HDL STATEMENTS, Proc. of IEEE 1990 Custom Integrated Circuits Conf., pp10.3.1-10.3.4, 1990/05
  59. 機能設計支援システム, 第3回回路とシステム軽井沢ワークショップ， 招待論文，pp146-153, 1990/04
  60. A CASE STUDY OF FUNCTIONAL DESIGN USING FUNCTIONAL SIMULATION AND LOGIC SYNTHESIS, First Annual IEEE Inter-national ASIC Seminor:ASIC'89P2-1.1-P2-1.4, 1989/09
  61. AN ADVANCED DESIGN SYSTEM: DESIGN CAPTURE, FUNCTIONAL TEST GENERATION, MIXED LEVEL SIMULATION AND LOGIC SYNTHESIS, Proc. Of IEEE 1989 Custom Integrated Circuits Conf., pp19.4.1-19.4.6, 1989/05
  62. Structural Silicon Compilation in the VLSI-CAD System, International Journal of Computer Aided VLSI Design 1, pp.261-279, 1989/01
  63. 機能論理シミュレータ ＦＡＬを核とした設計検証システム, CAS86-184, pp79-86, 1987/12
  64. ラップトップ上の機能シミュレータ：ＰＣ−ＦＡＬ, VLD87-105, pp59-64, 1987/12
  65. 機能設計CADのASICへの応用, 情報処理学会　設計自動化研究会VOl.87, N0.51, 87-DA-38, p38-3, 1987/07
  66. インターフェースシミュレータの開発, 情報処理学会　第33回（昭和61年後期）全国大会　6Q-4，pp2159-2160, 1986
  67. ミックスシミュレータFALシステム, 情報処理学会 第30回（昭和60年前期） 全国大会 5H-5，pp1945-1946, 1985
  68. 機能ｼﾐｭﾚｰﾀFALにおける中断点処理, 情報処理学会　第２９回（昭和59年後期）全国大会　6K-3, pp1721-1722, 1984/09
  69. An Algorithm for Semiconductor Device Simulation using Finite Element Method ---A Localized Calculation, Approach Proc. on NASCODE IIIpp265-269, 1983/06
  70. ELECTRON BEAM TESTING OF VLSIs, 82 Sympo. on VLSI Technology Digest of Technical Papers, 7-2, pp96-97, 1982
  71. A LOW POWER RESISTIVE LOAD 64KBIT CMOS RAM, IEEE Journal on Solid　State Circuits, Vol.　SC-17, No.5, pp804-809, 1982/10
  72. 高速化をねらった２次元拡散容量計算の新手法, 電気学会，研究会，EDD82-4, pp31-40, 1982/02
  73. 高密度バイポーラ・メモリの開発, 電子情報通信学会　EC79ｰ47，pp43-54, 1979/12
  74. A NEW CML MEMORY CELL FOR DENSITY MEMORY DEVICES, Proc. of IEDM，25.7, pp601-604
    その他、研究会・海外発表多数：(旧農工大)関根研究室のホームページ（外部リンク）

受賞

  • Int. Symposium on Management Engineering: Excellent Paper Award , 2008.
  • Proc. of IEEE Symposium on Low-Power and High-Speed Chips COOL Chips XV：Best Feature Award, 2012.　
  • Proc. of IEEE Symposium on Low-Power and High-Speed Chips COOL Chips XVI：Best Feature Award, 2013.　

所属学会

  • 電子情報通信学会
  • 情報処理学会